|
S
S/A(Service Area)
반도체 제조장비를 Mainternance할 수 있는 Area로 주로 장비의 구동 분위기가 설치 1M-DRAM의 경우 요구 청정도는 CALSS 100.
Salt Spray
"염수분무 시험"으로서 온도=35도, 5% 염수를 분무시켜서 Device의 Lead Frame의 상태를 Check하는 시험.
Sawing
Wafer를 진공으로 흡착시킨 뒤 1/1000인치 두께의 다이아몬드 휠로 고속회전시켜 Wafer를 X,Y방향으로 절단하는 공정.
S/C(Solder Coating)
I.C의 lead부식장지를 위해 표면을 납으로 도금하는 공정으로 lead를 보호하고 완제품이 되어 조립시 효율을 증대시키기 위하여 실시한다.
Scanner
Beam line을 통과한 lon Beam에 삼각자를 가해서 Beam진로를 변경 조정하는 방식.
Scanning Trigger Circuit
입력 파형의 진폭이 일정한 값을 넘는 시점에서 상태의 변화가 생기도록 두 증폭기의 접지측 단자를 공동으로 접속하여 Feedbac k시킨 멀티 바이브레이터.
Schematic
회로의 연결상태를 회로 기호로 나타낸 도면. 그 도면에서 회로의 연결상태를 Simulator등이 인식할 수 있는 Text형태의 회로연 결상태인 Netlist을 추출할 수 있다.
Schottky Barrier
금속과 반도체의 접촉에 의해 반도체 표면에 형성되는 에너지 장벽을 말한다.
Schottky Diode
금소과 반도체가 접촉하고 있을 때 그 접촉부의 전위장벽을 이용해서 침투성을 지니게 한 것으로, P-N접합이 아닌 Diode.
Schottky gate fet
FET의 Gate부분에 금속, 반도체접촉의 Schottky장벽을 사용한 구조의 FET.
SCP
Gate전극을 가진 PNPN구조의 정류소자.
Scramble
Device의 실제Pin과 Test입출력 핀과의 신호를 일치시키기 위해 필요한 핀의 사이의 정의.
Scratch
긁힘, 흠집.
Screening
DEBUG, BURN-IN
불량품이 들어있는 LOT에서 불량품을 걸려 내는 각종 방법을 총칭하는 것이다.
Scibe
반도체 Wafer에서 Chip 을 떼어낼 때 금을 그어서 작은 조각들을 잘라내는 방법을 말한다.
Scibe line
Die Sawing 을 할 때 주변의 소자에 영향을 주지않고 나눌 수 있게 적당한 폭의 공간이 필요한 데 이를 지칭하는 말로 이곳에 반도체 공정을 적절히 진행하기 위한 각종의 고려가 되어 있다.
Scribing
왕복절단이라고도 하며, Wafer절단방식의 하나로 양방향으로 절단하는 방식(왼쪽에서 오른쪽으로, 오른쪽에서 왼쪽으로 절단)
Scrubber
Wafer위의 이 물질이나 거친 면을 깨끗이 하거나 고르게 하여 주는 장비.
Scum
노광 및 현상공정을 거친 후 Wafer상에 남아 있는 감광막의 찌꺼기를 말한다.
SDA(Statistical Dafect Analysis)
Process가 완료된 Wafer에서 각각의 소자에 대한 Fail형태(Row, Column, Bit fail)를 통계적으로 분석하여 공정에 Feedback함으 로 불량분석을 하는데 기초자료로 하는 Data.
SDRAM(Synchronous DRAM)
고속의 System Clock과 동기하여 Data를 입출력할 수 있도록 10ns내외에 Access Time을 실현한 고속의 DRAM이다.
Seal
외부적으로 공기와 수분의 접촉을 피하며 회로 및 Bonding Wire를 보호하고 외부와 완전히 차단하기 위해 밀봉하는 것을 말한다.
Seal Print
LCD에서 Seal에폭시를 유리기판에 인쇄하는 공정으로 앞유리와 뒷유리를 접착시켜 액정과 외부 공기의 차단을 함과 동시에 두 장의 유리의 간격을 유지시키는 역할을 한다.
Search Level
Die 혹은 Lead에 일정 속도로 캐펄러리가 내려오기 시작하는 높이.
Second Bond
금선을 캐펄러리의 훼이스에 의해서 Lead Frame위에 늘려진 Bond.
SECSDEV
Loopback Test를 위하여 Simulator에서 장비의 역할을 한다.
SECSIM(SECS Simulator)
SECS Test를 PC상에서 가능케 하는 Simulator.
SECSTEST
Loopback Test를 위하여 Simulator에서 HOST역할을 한다.
SECCPEC
SECS Protocol을 정리한 Specification으로서 각 Vendor가 자체적으로 제작한다.
Segment
NIXIE TUBE나 데지트론과 같이 숫자,문자를 표시하는 소자로서 숫자, 문자를 몇 개의 부분으로 나누고 그 조합에 의해서 희망하 는 숫자, 문자를 표시하는 방식이 있다. 그 나누어진 숫자, 문자의 각 부분을 말한다.
Segment ON/OFF
숫자의 "8"자를 나타내는 하나하나의 문자부분을 각각 세그먼트라 한다.
SEG(Selective Epitaxial Growing)
선택적인 Epi성장기술로서 Silicon단결정이 Oxide위에서 성장하지 않는 특성을 활용한 에피층 성장기법.
Selective Diffusion(선택확산)
실리콘에 불순물을 확산할 때 어떤 종류의 불순물을 실리콘 표면에 산화피막이 있으면 확산이 어렵다는 성질을 이용하여 실리콘 표면의 일부분에만 선택적으로 불순물을 확산하는 것을 말한다.
Selective Oxidation Process(선택확산법)
질화 실리콘의 막이 산소를 통과시키지 않는다는 성질을 이용하여 실리콘 표면의 필요한 부분에만 선택적으로 산화시키는 방법 이다.
Self Align
패턴닝을 함에 있어서 별도의 Mask를 사용하지 않고 이미 증착된 물질을 이용하여 식각을 하는 방식으로 비용감소에 큰 역할을 한다.
Self bias(자기 바이어스)
바이어스 저항을 하나만 넣어도 되는 간단한 바이어스 회로.
Self Refresh
DRAM의 Refresh방법중의 하나로 다른 Refresh Mode는 DRAM외부의 회로에 동작되어지나, Self Refresh 는 DRAM내부의 Refresh T ime에 의해 정해진 시간내에 자동적으로 Refresh가 이류오지는 형태임.
Self-Alignment
MOD구조의 Gate용 AL은 Melting Poing가 낮으므로 AL DEP. 후에 높은 온도의 Themal Caycle은 어렵다.그러므로 AL DEP전 Source 및 Drain의 Drive-in이 완결되어야 한다. S/D의 Drive-In후의 Gate Define은 Alignment Tolerrance등을 고려할 때 Overlap Regio n이 넓을수 밖에 없으므로 S/D의 Parasitic Overlap Capac-itance및 Minimum size에 악영향을 미칠 수밖에 없다.
SEM
(Semiconductor Equipment and Material Institute)
반도체 공정에서 사용되는 장비,자재 등을 연구하고 표준화하는 협회를 말한다.
Semi-Auto
장비가 Host의 통제를 받으면서 실제 CST의 LOAD/UNLOAD는 Opertor에 의하여 행해진다.
Semi-Custom제품
Masker에 의해 표준화되고 준비된 Cell혹은 Mask를 User가 선택하여 희망하는 IC/LSI로 제작된 IC.
Semiconductor.
반도체는 도체(전기가 금속과 같이 잘 통하는 물질)와 부도체(전기가 통하지 않는 물질)의 중간물질을 말한다.
Sensor
온도를 검출하는 측온 저항계나 열전도대와 같이 직접 피측정대상에 접촉시키거나 그 가까이에 접근시켜서 사용하는 것으로 대 상에서 직접 필요한 신호를 꺼내는 것을 말한다.
Sense AMP
Cell에서 선택된 Data가 Data line을 거쳐 출력단으로 전달될 때 voltage swing을 크게 하여 Data line의 Signal을 증폭하는 Am plifier.
Sequential Circuit(순서회로)
기본Gate인NAND, NOR등을 조합한 회로로서 디지털 장치의 기본회로중의 하나, Flip-Flop, Shift Register, Counter, Memory등이 있다.
SER(Soft Error Rate)
Memory소자에서 방사선 동위원소에 의해 발생한 Particle등에 의해 저장된 정보를 잃어 버리는 정도를 표시하는 척도로 FIT로 표시.
SET(Summary of Electrical Test)
전기적 TEST를 하기위한 간단한 Information Sheet.
Set-up
작업(검사)할 수 있는 최적조건을 만들어 주는 것. Set-up Mode
이온 주입하기전에 모든 조건을 만족시키기 위하여 준비하는 단계로 Arc Energy에 의해 lon Beam등을 가동시킨 상태.
SF(Stacking Fault)
적층 결함.
SF(Spiral Flow)
나선형 유동성.
Sheath(덮개)
금속제품과 석영제품의 마찰로 인해 석영가루가 떨어지는것을 방지하기 위해 금속제품에 씌우는 석영덮개.
Shelf(선반)
Stocker내의 Cassett를 보관하는 선반을 말한다.
Shift Register
Register를 종속 접속해 두고 클럭펄스에 의해서 레지스터에 기억되어 있는 정보를 비트마다 차례로 다음판으로 옮겨가는(Shift )동작을 하는 회로이다.
Shoe Box
Carrier를 2개 담을 수 있는 상자로, carrier를 운반시킬 때 사용.
Shoom
Device가 갖는 특성을 graphic으로 표현하는 방법이며, 2개 이상의 축들을 설정하고, 각 축들에 설정하고 각 축들에 대응하는 특정 조건하에서의 Device의 pass/fail결과를 dotting하여 Device의 특성을 나타내는 데 사용.
Short Circuiting
개방되어야 할 장소가 어떤 이유로 단락되어 셀에 이상전류가 흘러 점등 불량이 일어나는 상태.
Short Repair
끊어져 있을 때 이를 증착시켜 이어주는 작업.
Shrink
설계된 Chip을 공정조건에 따라 일정비율로 축소시키는 작업.
SiC(Silicon Carbide)
탄화규소 재질로 된 고강도 재질을 말하며, Wafer의 Tube내 이송장치 또는 기타, 석영치공구를 대신한 치공구 제작에 쓰임.
Side Ball Bonding
수소법으로 Wire를 잘랐을 때 생기는 구슬을 제자리에 맞춘 다음 끝이 평탄한 압착자로 누르는 접착 방법이다.
Side Etch
식각반응시 측면(수평)으로 식각이 진행되는 형태.
Silicon
원소기호 4가인 비철 금속으로서 반도체 재료로 제일 많이 사용되는 물질.
Silicon Compiler
System 기능과 동작내용을 사양기술로써 입력하면 자동적으로 master pattern을 생성하는 IC설계법의 한 종류이다.
Silicon Gate
Gate에 금속대신 다 결정규소 피막을 사용한 것이며, 고속 및 고밀도 집적회로를 제조하기 위한 MOS기법으로 이용됨.
Si Gate MOS
MOS FET의 Gate전극으로 금속대신에 다결정(Poly) silicon을 이용한 MOS Device.
Silicon Nitride
반도체 표면의 보호막.
SIMM(Single In Line Memory Module)
Edge connector방식에 사용.
Simulation Vector
회로 simulation시 각 input pin별로 사용되는 input으로서 netillist에 인가해주는 cycle단위의 신호조합.
Single Crystal
모든 부분이 한가지로 규칙적인 결정조직.
Single end
본체에서 lead가 모두 한 방향으로 나와 있는 것을 말한다.
Single In Line.
Lead가 한 줄로 배열되어 있는 것.
SIP(Single Inline Pkg)
Memory Module이 처음 개발될 때의 Memory Modual총칭이었으나, 현재는 Pin Type의 Memory Module을 의미함. Inserting 방식을 이용.
Site
Wafer위에 지정된 위치.
Skew
Pin으로부터 나오는 신호간에 Timing변화량.
Slice
Wafer와 같은 말. 반도체 재료인 Silicon을 얇고 둥글게 자른 판으로 그 위에 집적회로를 가공하기 위한 것.
Slicer
파형을 정형하는 회로중에서 진폭측 상의 일정한 level보다 위를 잘라내는 회로를 클리퍼, 아래로 잘라내는 회로를 limitter라 고 하는 데 두 level사이의 좁은 부분만을 잘라내는 조작을 slicer라 한다.
Slot(흠)
Carrier나 boat에 Wafer를 끼워 세울 수 있도록 되어 있는 홈을 말한다.
Sludge
수중의 고형물이 액체에서 분리되어 침전한 응집물질.
Smart Power IC
부하를 구동하기 위한 고전력 트랜지스터와 부하구동을 정밀하게 제어할 수 있는 Control회로 및 보호회로가 동일 칩으로 구현 된 IC를 말한다.
Smock(방지복)
청정한 Line내에 입는 작업복을 말하며 먼지를 일으키지 않으며 작업복 내의 먼지가 밖으로 나오지 못하도록 제작되어 있다.
SN(Spit Notice)
RUN Spit진행시 Split되는 공정의 내용이 명시되어 있으며 해당공정의 유관부서의 승인란이 표시되어 있는 양식.
SOA(Safe Operating Areas)
안전 동작 영역.
Socket Board
Jig와 같은 개념
(TEST할 PKG를 꼽을 수 있다)
SOG(Sea of Gate)
ASIC제품이 있어서 Unit Gate의 Array방식이 Channel의 존재없이 분포하고 있는 형태. 즉 Metal배선을 위한 배선 영역없이 전 D ie 내에 Unit Gate가 바다처럼 분포하고 있다하여 명명됨.
SOG(Spin On Glass)
VLSI제조공정에서 집적도를 높이기 위해서는 금속배선이 다층화 되고 있는데 이때, 다층배선구조에서 배선간, 중간 절연막이 교 대로 반복되어 있는 고조로써 이때 배선간 중간단락이나 단선이 평탄화불량에서 발생될 수 있어 제품의 전기적인 특성이나 신뢰 도에 영향을 미치게 됨. 이때 사용되고 있는 공정중의 하나가 SOG공정으로 평탄화가 잘되는 SOG방식으로 막을 금속배선위에 씌운 후에 이것을 400 ~500도 에서 고체화시켜서 층간절연막으로 이용하는 방식.
SOIC(Silicon outline Integrated Circuit)
외형이 축소된IC.
SOJ(Small Outline J-form Package)
Device의 옆면에서 시작하여 밑면으로 향한 "J"자 모양으로 구부러진 LEAD형태의 PKG로 PCB의 표면에 부착하여 사용 한다.
Solder Ball
회로표면이나 잉크표면에 묻은 작은 솔더의 형태.
Solder Coating
리드를 보호하고 전고성, 납땜성 및 내구성을 증대시키기 위하여 리드 Frame위에 납을 Coating하는 것이다.
Soldering (납땜)
PCB에 I.C를 전기적, 물리적 기능을 할 수 있도록 납땜하는 것.
Soldering Oil
Wafer Soldering Machine 사용시 섞어서 솔더 표면에 녹이 발생하는 것을 방지하고 솔더 표면의 텐션을 감소시켜 주는 역할을 한다.
Soler Preform
Die와 Lead Frame을 접착시키기 위한 합금의 일종.
Solder Resist
PCB표면 회로를 외부환경과 격리시키고, Solder가 묻어서는 않되는 곳을 보호하는 절연 물질.
Soler Side(솔더면)
한쪽만 회로가 실장되는 기판에 있어서 컴포너트 반대면.
Sorting
Wafer를 제조공정에 투입전에 저항별로 분류시켜 주는 작업.
SOT(Small Outline Transistor)
외형이 축소된 Transistor.
Space Charge
전위장벽은 이온화된 도우너 및 억셉터만이 존재하고 캐리어는 존재하지 않는 부분.
Spacer
LCD의 액정이 있는 유리기판 사이에 일정한 셀 갭을 유지하기 위한 것으로 기판, 플라스틱 재질등이 있는데 요즈음은 대부분 기 판손상 방지를 위해서 탄성이 존재하는 플라스틱 재료를 사용하고 있다.
SPARC(Scalable Processor Architecture)
SUN MICRO사가 개발한 32 Bit RISC Processor.
Speed-Up Capacitor
TR의 Inverter회로에서 베이스저항과 병렬로 접속되어 있는 콘덴서를 Speed-Up콘덴서라고 부른다.
Spider bonding
Wireless본딩의 일종으로 금속의 와이어 대신에 거미줄과 같은 Pattern이 붙은 알루미늄을 써서 Wafer상의 전극부분과 외부 리 이드를 접속하는 것이다.
Spike
Silicon과 금속을 접촉저항을 감소시키기 위해 열처리할 때Contact부위에 생기는 뾰족하게 들어가는 불량.
Spindle Motor
Blade를 장착하여 Wafer절단에 사용되는 것으로서, 긴축으로 이루어진 전동기. 이 전동기의 특징은 Air Bearing을 사용하여 30, 000RPM속돌로 고속 회전함.
SPLC(Stocker PLC)
Stocker내의 부속기기 및 Stocker의 동작을 기억된 Program에 따라서 순차적으로 실행한다.
Split
Normal RUN을 분리하여 공정을 진행.
Split Word line
SRAM Cell Layout Design시 대칭적인 구조를 유지하며 Asymmetry효과를 최소화하기 위한 방법으로 아래위에 각각 하나씩의 Word Line을 사용한다.
Sputtering
고전압에 의해 이온화된 Argon Gas를 사용하여 Target으로부터 금속입자를 떼어내어 금속박막을 Wafer에 입히는 방법.
Square Out
Wafer절단방식의 하나로, Wafer를 따라서 사각으로 전달하는 것.
S-RAM(Static RAM)
Dynamic RAM에 비해 소비전력이 적고 주기적으로 재충전을 해주지 않아도 기억이 유지됨. 전원이 끊어지면 기억했던 내용이 없 어짐.
SSI(Small Scale Integration)
10개 이하 정도의 논리Gate로 구성된 집적회로.
Stack 용법.
기억소장에서 콘덴서를 만드는 FAB공정기술중의 하나로 Silicon기판을 기준으로 위로 콘덴서가 형성되는 기술임.
Standard Cell
Standard Cell 미리 설계되어 표준화되어 있는 기능 Cell을 조합하여 배치, 배선에 의해 Chip전체를 설계하는 semi-custom LSI 의 한 종류로써 Gate Array보다 custom색이 강하다.
Standby
극히 단시간 내에 안정된 동작을 재개할 수 있는 장치의 상태.
Standby Current Drain
출력의 부하나 기준 전압의 부하가 없는 경우에 제어 소자에 흘러 들어가는 전원 전류.
Static Hold
기억소자의 비동작시 전원전압을 2V까지 낮추어 전력 소모가 적은 상태에서 저장된 Data를 분실하지 않고 유지하는 기능을 말하 며 Data Retention이라 한다.
Static memory
MOS FET의 게이트 용량에 총집합 전압으로 기억을 유지하는 방식을 말한다.
STC(Stocker Controller)
Bay내에서의 Cassette의 반송, 다른 Bay에로의 Cassette의 반송 및 다른 Bay로부터의 Cassette의 반입을 제어하며 각 Bay마다 설치한다.
STD(Standard)
표준
Stem
수지 몰드가 아닌 보통의 TR은 금속과 유리로 만들어진 케이스에 들어있는데 이 금속 케이스의 토대가 되는 부분, 즉 리이드가 나와 있는 부분을 스템 또는 Header라고 한다.
Stepper
정렬 노광기의 일종으로 WF 1매에 몇 개의 Chip단위로 전후 좌우로 이동하면서 각 단위 Chip마다 정렬 및 노광을 실시하는 장비 . 따라서 WF 1매를 한번에 정렬 노광하는 장비보다 정교한 현상화가 가능하다.
STN(Super-Twisted Nematic액정)
WF와 PC의 표시장치로 사용되고 있다.
Storage Time (축적시간)
스위치용 TR의 스위치 속도를 나타내는 것으로 ON상태로 되었을 때의 시간의 지연을 말한다.
Stress
Wafer의 표면 특정부위에 가해지는 압력이나 힘을 말한다.
Stringer
식각공정에서 Film측벽에 Etch가 안되고 남아있는 Residue성 물질.
Strip
Wafer에 입혀진 P.R이나 질화막등을 벗겨내는 것을 말하며 통상, 식각 완료후 감광액을 제거하는 작업을 말한다.
Strobe
Device의 출력에서 원하는 전압이 나오는가를 비교하기 위하여 Device출력을 Latch하는 Timing.
Sub-Mask
부원판 Mask로서 Master Mask를 보존하기 위하여 또는 다량의 작업용 Mask를 복사하기 위하여 일단 여러장 복사하여 제조된 mask.
Substrate
반도체 재료 박판(기판)을 말하며, 일반적으로 최초 공정이전의 Wafer를 말한다.
Substrate-Concentration
Wafer내의 고유 불순물 농도, 보통 Bulk농도라 함.
Subtrative Process
도체, 유전체, 저항체등의 막들을 요구되는 순서에 따라 모두 전면적으로 형성시키고 최상부 위층부터 etching에 의해 불필요한 부분을 제거하면서 회로를 구성하는 기법.
Supported Hole(지지홀)
기판에 있어서 내부가 도금되어 있는 홀.
Surface Agent
표면장력을 감소시켜 잘 적셔지도록 하며 유화 분산등의 목적으로 사용되는 물질.
Surface Concentration
표면농도. Wafer표면상에서의 주어진 불순물의 농도를 나타냄.
Surface Passivation(표면 안정화)
일반적으로 PN접합표면은 습기나 불순물에 대해서 매우 민감하며 극히 미량의 수분이 묻어 있어도 문제가 되므로 외기와 완전히 차단될 필요가 있다. 이와 같이 민감한 성질을 활성(ACTIVE)이라고 하는 데 이 활성인 PN접합표면을 습기나 불순물에 대해 둔감 하게 즉 불활성(PASSIVE)으로 만들어 주는 방법이 고안되었을 때 이것을 표면 안정화 또는 표면 불활성화라고 한다.
Surface Potential
표면 전위. Wafer표면에 걸리는 전압의 크기를 말한다.
Surge Current
되풀이되는 것이 아니고 한번만 순간적으로 크게 흐르는 전류.
Synchronization(동기화)
하나의 회선을 사용하여 비트를 직렬로 전송하는 일반적인 전송이라든가 몇 개의 회선을 사용하여 비트를 병렬로 전송하는 컴퓨 터 통신에서 송신측과 수신측의 Timing을 맞추는 것.
SWMI(Side Wall Masked Isolation)
LOCOS Isolation을 시키는 데 수반되는 Oxide En-croachment 즉, bird's Beak를 줄이기 위한 신 기술. |
: MS Excel 2007
: MS Powerpoint 2007 
: MS Word 2007 
: 한글뷰어 2007
: Adobe Acrobat Reader 
: DWG Viewer 
: Autodesk Inventor View 
HOME > 메카백과 > 
제목
댓글 
대표이사 : 김현주