E

E/Post Simulation
Simulation의 시행 절차상에서 layout전에 esti-mated wire capacitance를 사용해서 실시하는 것을 Pre Simulation이라 하고 la yout후에 actual wire capacitance를 사용해서 실시하는 것을 Post Simu-lation이라 한다.

EA (Exhaust Air)
공정중 장비에서 발생하는 GAS를 배출시키는 배기가스로 그 종류는 산, 일반, 유기, 비소, 가열, 열 및 긴급배기등이 있다.

EAROM (Electrically Alterable ROM)
EPROM의 일종으로 전기적인 자극으로 정보의 내용을 바꿀 수 있는 장치.

EBE (Electron-Beam Evaporation)
전자 Beam으로 증착시키고자 하는 금속 덩어리를 녹여 금속입자를 Wafer(기판)상에 입히는 방법.

EBR (Edge Bead Removal)
Wafer 가장자리의 감광막을 제거시켜 particle발생현황을 제거시켜주는 공정.

ECC (Error Check & Correction)
ROM device의 repair에서 모든 column과 row는 각각 다르게 program되어 있어 RAM에서와 같은 Redency를 사용할 수 없다. 따라 서 logic을 사용하면 프로그램된 column이나 row를 제작하여 fail된 column이나 row를 대체하는 기술이다. 시스템 동작시 발생되 는 오류를 자동으로 체크 및 수정할 수 있는 기능을 말하며 MASK ROM및 DRAM Module 제작시 사용됨.

ECC
(Error Correction Code)(Error Checking Code)
전송로, 기타 외부로부터의 간섭에 의해 부호구성이 어렵거나 부호잘못이 생길 때 그 부호가 원 부호와는 다른 잘못된 부호인 것을 판별 혹은 정정할 수 있도록 구성된 부호.

ECC Mode (Error Catch & Correction Mode)
Memory Module의 Parity Bit를 2Bit로 구성하여 전송중 발생되는 Error를 찾아 수정가능 하도록 한 Memory Module구성의 한 방 식.

ECL (Emitter Coupled Logic)
CML(Current Moded Logic)이라고도 불리어진다. Bipolar구조의 Transistor를 이용하는 논리소자(論理素子)의 일종. Transistor 의 구성원리인 Emitter가 복수 연결되는 구조로 되어있기 때문에 Emitter Coupled Logic이라고도 한다.

Edge Board Connector
연쇄회로기판에 가장자리의 접점과 외부전선과의 사이에서 필요시 분리 가능토록 고안된 단자.

Edge Board Connector
연쇄회로기판의 가장자리의 접점과 외부전선과의 사이에서 필요시 분리가능토록 고안된 단자.

Edge Definition (회로요철도)
작업용 film과 얼마나 유사하게 회로의 가장자리가 일직선으로 재생되었는가의 정도.

E/D MOS (Enhancement-Depletion MOS)
Enhancement형 MOS에 Depletion형 MOS를 부하로한 기본셀을 갖는 회로.

ED (Electronic Data Interchange)

Editing
CAD System을 이용하여 CRT상으로 확인을 하면서 Layout작업을 하거나 잘못된 부분을 수정하는 일련의 작업.

EDO (Extened Data Output)
DRAM의 data access방법중 fast page mode의 개선을 위하여 나타난 것으로 일반적인 동작방법은 /CAS signal이 inactive high로 전환시 valid data가 다음 /CAS signal의 low active 전까지 data가 출력되도록 설계되었음. 이러한 동작은 fast PAGE MODE의 전체적인 TPC(fast page mode cycle)를 줄일 수 있으므로 speed개선효과를 얻을 수 있음. 일반적으로 비디오 카드 성능개선에 적 용되고 있음.

EDS
완성된 Wafer내의 소자의 전기적인 동작상태를 가려내는 작업.

EDS Test
Wafer상에 있는 칩(chip)의 전기적 특성을 검사하는 것.

EDS Yield
EDS test시 양품의 수율 :
(Good Die / Net Die)×100

EECA
(European Electronic Component Manufactures Association)
유럽 전자부품업자 협회.

E-E PROM(Electrically-Erasable PROM)
전기적으로 소거와 쓰기가 가능하며 전원 전압이 off되어도 data가 보존된다. Parallel로 data를 주고 받는 Intel Type과 Seria l로 data를 주고 받는 NEC Type으로 나뉜다. Tunneling을 이용하여 전기적으로 Erase와 Programming이 가능하기 때문에 사용자가 In-System에서 정보 변경이 가능 하다 그러나 2개의 Transistor로서 1 cell을 구성해야 하기 때문에 EPROM에 비해여 면적이 크 고 고가이다.
Elght Nines
9가 8개 있다는 뜻으로 반도체 결정순도를 나타낼 때 사용되는 용어이다. 즉 99.999999%를 뜻한다.

Effective Channel Length
MOS의 Source와 Drain간의 실제 유효 거리 cha-nnel를 말하며 일반적으로 Gate length보다 적음.
EL (전계발광)(ELECTRO-LUMINECENCE)
물질에 전계를 가하여 빛을 내게 하는 것으로 루미네센스의 일종. 1936년에 DESTRIAU가 형광층을 2장의 전극사이에 끼워서 교류 전압을 가하여 발광하는 것을 발견하고 이 현상을 엘렉트로 루미네센트라고 부름.

ELD (Electro Luminescent Display)
PDP와 마찬가지로 자발광소자인데 COLOR및 동작전압 개선중인 소자임.

ELD
형광체가 전기장에 의해서 일어나는 직접 여기에 의한 발광현상을 이용하는 표시원리.

Electroless Deposition (무전해 부착)
전류에 의하지 않고 자동촉매 도금용액에 의해 회로가 형성됨.

Electrical Test
Process된 Wafer를 Passivation전 Test Pattern을 사용하여 Test하는 맨 첫번째의 전기적 Test (즉, wafer mapping)

Electron Beam Exposure System
전자 Beam을 사용하여 mask등에 pattern을 그리는 system, 종래 mask의 제작에는 광학적으로 pattern을 발생되는 pattern을 발 생하는 pattern generator가 사용되었으나, 미세화가 진전된 현재, 모든 묘화기에서 실행 할 수 있다. LSI의 pattern data는 묘 화기의 algorithm에 의해 변환되고, EBMT(묘화기용 자기tape)가 되어 주사하는 전자 Beam을 on/off하거나, aperture를 변화시켜 pattern을 그린다. 최근에는 ASIC의 보급으로 소량의 sample을 단기간에 만드는 needs가 높아지고 있다. 따라서 일일이 mask를 만들지 않고 직접 wafer상에 Beam으로 그리는 방식이 실용화돠고 있다.

Element (소자)
부품 또는 장치를 하나의 기능체로서 본 경우 그 기능체를 구성하는 단위를 말한다.

Ellipsometer
Thin Film 두꼐 측정장비로 박막표면에서 입사광과 반사광의 편광(Polarization)상태차이를 측정해 두께나 굴절율을 구하는 방 식.

Electron Beam Exposure (전자빔 노광)
현미경과 같은 원리로서 빛(자외선)을 이용한 photolithography기술이 한계점에 도달했기 때문에 파장이 짧은 전자빔을 사용하 려는 것이다.

EM (Electromigration)
높은 전류 및 온도로 Metal의 Quality를 특성화하기 위하여 사용되는 시험.

Emitter
NPN,PNP등 접합형 Transistor에서 최초로 신호가 입력되지 않는 반도체 부분.

EMM
(Emission Microscope Multilayer Inspection)
Electron과 Hole의 recombination에 의해 발생한 photon을 인식하여 leakage current의 경로를 점검하는 FA장비의 한 종류.

Emulsion Mask
Mask의 한종류로, 유리원판 위에 Emulsion(유제)박막으로 회로가 인쇄된 Mask.

Encoder
Decoder에 반대되는 말로서 특정의 코드를 다른 코드로 변환하는 회로이다. (10진수 → 2진수로 변환하는 회로 따위)

End Point Detection
Etch공정이 진행되고 있는 동안에도 Wafer의 상태 또는 plasma하여 변화가 감지되는 시점에서 Etch공정의 stop reference로 활 용하는 방법.

End Seal
LCD에서 유리 기판사이에 액정을 채워 넣은 후 액정 주입구를 봉하는 공정

End Station
lon주입을 위해서 wafer를 담아서 대기하는 곳.

Endurance
data를 program및 erase할 수 있는 횟수.

Energy Band
반도체 제조의 기본이론으로서 불순물들의 Energy상태와 전도이론을 설명하기 위한 개념적 이론 설명 띠.

Energy Gap
전도대와 층만대 사아에 전자를 취할 수 없는 금지대를 energy gapdlfkrh 한다.

Energy Level
물질을 형성하고 있는 것은 원자와 이 원자핵 주위를 그 원자에 특유한 개수의 전자가 돌고 있다고 생각된다. 각 전자는 몇 개 의 궤도로 나뉘어서 돌고 있으며 그 궤도의 크기에 대응하는 에너지 상태에 있다. 그래서 세로축에 에너지의 크기를 잡고 그 전 자의 에너지에 상당하는 곳에 가로줄을 그어서 이것을 에너지 레벨 또는 에너지 준위라 부르고 있다.

Enhancement Device
Gate에 전압이 인가되어야 Channel이 형성되는 MOSFET.

Enhancement Mode
전계효과 TR (FET)의 사용법중 채널을 증대하는 방향으로 Gate에 bias를 거는 방법.

Entity (엔티티)
공정을 진행하기 위한 장치 또는 장비를 총칭.

EOH (Ending on Hand)
계산상에 있어야 할 실재고 (이월된 계산상 재고).

EOP (End Of Point)
식각 공정진행시 원하는 박막만을 식각시키기 위해 다른박막이 드러날때 plasma위기가 변하는 점.

EOTC
(European Organization on Testing and Certification)

EPD (Etch Pit Density)
결정결함의 일종인 Etch Pit의 밀도.
End Point Detect의 약자로 막질의 Etch시 Etch상태를 파악하기 위해 Etch되는 막질과 다른 막질이 드러나는 시점을 찾아내는 것.

Epi (Epitaxial Layer)
반도체 소자 제조시 기판위에 단일결정의 반도체 박막을 형성한 것. Bipolar Transistor는 보통 Epitaxial Layer내에 형성됨.

Epitaxial
EPI-TAXIAL을 연결해서 만든 말로서 "결정축을 따라서"라는 뜻이다. Substrate위에 가스상태로부터 반도체 결정을 석 출시키면 Substrate의 결정축을 따라서 결정이 성장 석출되는 현상을 말한다.

Epitaxial-Growth (에피성장)
적절한 결정구조를 가진 동형의 혹은 다른 유형의 Substrate위에 단결정층을 성장시키는 방법.

EPM (Electric Parameter Monitor)
반도체 공정 진행후 소자의 전기적 특성 및 공정진행상태를 파악하기 위해 test pattern에 삽입된 단위 능동, 수동 소장의 특성 을 측정하는 공정.

EPM Standard Sub Program
제조기술 당당부서에서 EPM업무와 관련하여 규격화시킨 측정이론 및 측정기술 표준.

Epoxy
Chip을 lead frame에 접착시키기 위한 전도성수지.

Epoxy Dispenser
일정한 공기압력으로 Epoxy내보내는 장치

EPROM
(Erasable Programmable Read Only Memory)
ROM의 일종으로서 사용자가 기억장치속에 저장된 정보의 내용을 지우거나 다시 넣을수 있는 기억장치. 기억내용을 전기적으로 기입하는 것이 가능하고 자외선을 조사함으로서 소거가 가능한 programm- able ROM, Program소거는 IC Package 의 석영 glass 창 을 통하여 외부에서 자외선을 조사하여 제거한다. 이런 이유로 기억정보소거는 전체 bit를 일괄처리 한다.

EPS(Experimental Plan Sheet)
S/N을 발행 할 때 RUN SPLIT실험의 내용과 목적이 상세히 기록되어 있는 양식

Equip(Equipment)
기계장비.

Erase
EPROM이나 EEPRO에서 Floating Gate Tunneling을 통하여 주입된 전자의 존재여부 상태에 따라 해당 Bit의 저장상태를 구분하는 상태이다. EPROM에서는 Floating Gata로부터 전자가 discharge된 상태를 말하며 EEPROM 에서는 반대로 Floating Gate로 전자가 주입된 상태를 말한다.

Erase Gate
Erase Gate는 3Polysilicon Split Gate를 가진 Flash E(E)PROM에서 Erase를 시키는 데 사용되는 Gate Electrode.

ERC(Electrical Rule Check)
전기적인 특성을 check하는 것을 말함.

ERC(Electrical Rule Check)
Layout상에서 전원의 함선, 단락 및 개별소자의 전원과의 연결상태를 점검하는 것.

ESD(Electro Static Discharge)
정전기 수준을 나타내는 말로서 정전기에 대해 어느 정도까지 견딜 수 있는지의 정도를 나타냄

ET Part(Extended Temperature Part)
일반적인 Memory Device의 사용온도 범위는0℃ ~ 70℃ 이나 산업용이나 실외에서 사용하는 Device는 40℃ ~ 85℃의 더 큰 온 도범위를 요구한다.

Etch Back
홀 내벽으로부터 일정깊이의 비금속부분을 제거하는 공정이며, 이것은 레진의 스메어를 제거하고 적절한 정도로 내부회로를 노 출시킨다.

Etch Bias
Photo 공정을 거친 후 etch공정을 행할 때 pattern전사시의 손실 정도를 뜻함.

Etching
식각. Silicon wafer에 필요한 부분만을 남겨 놓고 불필요한 부분을 chemical또는 gas로 녹여 내는 제작 과정.

Etching Selectivity(식각 선택비) SX
서로 다른 종류의 박막을 동일한 프라즈마(plasma)조건하에서 식각을 해나갈 때 각각의 박막에 대한 식각 속도의 상대적인 비를 말한다.

Etch Factor
회로에 에칭된 측면의 크기에 대한 에칭 깊이의 비율.

Etch Rate
식각율. 단위시간당 식각되는 양으로 통상 A/min단위를 사용.

E-Test (Electrical Test)
Process된 Wafer를 Passivation전 Test Pattern을 사용하여 Test하는 맨 첫번째의 전기적 Test.

Evaporation
Wafer표면에 AI, Au(금)등을 진공을 이용하여 증착시키는 것.

Evaporator
전자beam이나 열저항 방식등에 의해 금속박막을 wafer상에 입히는 장치.

Event
Evtity에서 발생가능한 사건을 일컫는 말로서 Start, End, Maintenance등을 의미한다.

Evolutionary Operation(EVOP)
진화적조업법. 정규 생산공정에서 생산을 진행시켜 최적의 공정조건을 찾기 위한 실험계획법을 말한다.

EWS(Engineering Work Station)
제품의 설계를 위하여 제공되는 CAD Design Tool들을 하나의 system에서 작업을 할 수 있도록 준비된 system.

Excess Electron (과잉전자)
열평형 상태의 분포로 정해지는 전도 전자의 수보다 여분으로 생긴 전도전자를 과잉 전자라 한다.

Excite (여기)
반도체 레이저에서는 레이저 발진을 일으키기 위해 캐리어의 방전분포를 만들 필요가 있다. 이때 캐리어를 높은 에너지 준위로 천이 시켜 방전분포를 만드는 것을 여기 또는 pumping이라고 한다.

Exclusive Effect
유한한 크기의 2개의 물체는 동시에 같은 장소를 점유할 수 없음으로 어떤 물체는 그 주위에 다른 물체를 들어오지 못하게 하는 영역을 갖고 있다. 이 영역의 체적은 배제체적이라 한다. 물질의 구성요소인 원자, 분자등은 서로 배제속에 들어가지 않게 하는 집단상태만을 형성하는 효과를 말한다.

Exclusive or Circuit
논리회로에 있어서 입력의 하나가 다른 "1"', 다른 하나가 "0"인 경우이 한해서 출력이 "1"이 되는 논리회로.

Exoending Tape
Wafer를 집착시킬때 사용되는 테이프로 늘어남이 360도 균일한 tape임.

Expose(노광)
P/R이 도포된 wafer위에 pattern을 형성하기 위해 aligner를 이용하여 빛을 노출하여 감광막의 구조를 변화시켜 주는 것을 말한 다.

External Visual Inspection
반도체 제품의 외관상태를 육안검사하여 불량품을 제거하는 작업.

Exposure
노광, 감광액을 도포한 WF표면에 회로가 구성되어 있는 mask를 정렬시켜 자외선등을 쬐는 작업. 이후 현상작업에 의해 mask의 p attern이 형성됨.

Extraction Voltage
Lon Source에서 lon Beam을 추출하기 위하여 가해 주는 전압.

Extrinsic Semiconductor
진성반도체(lntrinsic Semiconductor)과 상반되는 말로서 진성 반도체에 불순물(3가, 5가 그밖의 다른원소)을 가첨가하여 전기 적 특성을 변화시킨 반도체

Eylet
부품리드나 전기적 접촉을 기계적으로 지지하기 위하여 터미날이나 인쇄기판에 삽입된 빈 튜브.