¡á X-Á¤º¸»ê¾÷ KS X 0001-3 Á¤º¸Ã³¸® ¿ë¾î (ÀåÄ¡ ±â¼ú)
1. °ÔÀÌÆ® (gate) ´Ü 1°³ÀÇ Ãâ·Â·Î¸¦ °®´Â Á¶ÇÕ È¸·Î. 2. ±â´É ¼³°è (functional design) µ¥ÀÌÅÍ Ã³¸® ½Ã½ºÅÛ¿¡ ÀÖ¾î¼ °¢ ºÎ°£ÀÇ ±â´É°ü°è¸¦ »ó¼¼ÇÏ°Ô ±â¼úÇÏ´Â °Í. 3. ³í¸® ±âÈ£ (logic symbol) ¿¬»êÀÚ, ±â´É ¶Ç´Â ±â´ÉÀû °ü°è¸¦ ³ªÅ¸³»´Â ±âÈ£. 4. ³í¸® ¼³°è (logic design) ±âÈ£³í¸®Çаú °°Àº Çü½ÄÀûÀÎ ±â¼ú¹æ¹ýÀ» ÀÌ¿ëÇÏ´Â ³í¸®¼³°è. 5. ³í¸® ¼ÒÀÚ (logic element, switching element ( ÀÌ ¶æÀ¸·Î´Â »ç¿ëÇÏÁö ¾Ê´Â ÆíÀÌ ÁÁ´Ù)) ±âº»ÀÌ µÇ´Â ³í¸®¿¬»êÀ» ÇÏ´Â ±â±¸. 6. ³í¸® ÀåÄ¡ (logic device) ³í¸®¿¬»êÀ» ÇÏ´Â ±â±¸. 7. ³í¸®°ö ¼ÒÀÚ, AND ¼ÒÀÚ, AND °ÔÀÌÆ® (AND element, AND gate) ³í¸®°öÀÇ ºÎ¿ï¿¬»êÀ» ÇÏ´Â ³í¸®¼ÒÀÚ. 8. ³í¸®µµ (logic diagram) ³í¸®¼³°èÀÇ µµÇü Ç¥Çö. 9. ³í¸®ÇÕ ¼ÒÀÚ, (INCLUSIVE-) OR ¼ÒÀÚ, (INCLUSIVE-) OR °ÔÀÌÆ® ((INCLUSIVE-) OR element (INCLUSIVE-) OR gate) ³í¸®ÇÕÀÇ ºÎ¿ï¿¬»êÀ» ÇÏ´Â ³í¸®¼ÒÀÚ. 10. ´Ù¼ö°á ¼ÒÀÚ, ´Ù¼ö°á °ÔÀÌÆ® (majority element, majority gate) ´Ù¼ö°á ¿¬»êÀ» ÇÏ´Â ³í¸®¼ÒÀÚ. 11. ´ÙÁß Ã³¸®±â, ¸ÖƼÇÁ·Î¼¼¼ (multiprocessor) °øÅë ÁÖ±â¾ï ÀåÄ¡¿¡ ¾×¼¼½ºÇÏ´Â 2°³ ÀÌ»óÀÇ Áß¾Ó Ã³¸® ÀåÄ¡¸¦ °®´Â °è»ê±â. 12. ´Ü¾ÈÁ¤ Æ®¸®°Å ȸ·Î, ´Ü¾ÈÁ¤ ȸ·Î (monostable trigger circuit, monostable circuit flip-flop(»ç¿ëÇؼ´Â ¾ÈµÈ´Ù)) 1°³ÀÇ ¾ÈÁ¤»óÅÂ¿Í 1°³ÀÇ ºÒ¾ÈÁ¤ »óŸ¦ °®´Â Æ®¸®°Å ȸ·Î. 13. µ¿½Ã (simultaneous) °°Àº ¼ø°£¿¡ °¢°¢ ´Ù¸¥ ±â´ÉºÎ¿¡ ÀÇÇØ Á¶Á¤µÇ´Â 2°³ ÀÌ»óÀÇ ½Ã°£À» ó¸®ÇÏ´Â °Í¿¡ °üÇÑ ¿ë¾î. 14. µ¿½Ã ¿¬»ê (simultaneous operation, parallel operation ( ÀÌ ¶æÀ¸·Î´Â »ç¿ëÇÏÁö ¾Ê´Â ÆíÀÌ ÁÁ´Ù)) °°Àº ¼ø°£¿¡ °¢°¢ ´Ù¸¥ ±â´ÉºÎ¿¡ ÀÇÇØ Á¶Á¤µÇ´Â 2°³ ÀÌ»óÀÇ ¿¬»êÀ» Çϴ ó¸®ÇüÅÂ. 15. µî°¡ ¼ÒÀÚ, IF-AND-ONLY-IF¼ÒÀÚ, IF-AND-ONLY-IF °ÔÀÌÆ® (IF-AND-ONLY-IF element, IF-AND-ONLY-IF gate) µî°¡ÀÇ ºÎ¿ï¿¬»êÀ» ÇÏ´Â ³í¸®¼ÒÀÚ 16. ¹æÁö ½ÅÈ£ (inhibiting signal) µ¿ÀÛÀÇ ¹ß»ýÀ» ±ÝÁöÇÏ´Â ½ÅÈ£. 17. ¹èŸ ¼ÒÀÚ, NOT-IF-THEN ¼ÒÀÚ, NOT-IF-THEN °ÔÀÌÆ® (NOT-IF-THEN - element, NOT-IF-THEN - gate) ¹èŸÀÇ ºÎ¿ï¿¬»êÀ» ÇÏ´Â ³í¸®¼ÒÀÚ. 18. ¹èŸÀû³í¸®ÇÕ ¼ÒÀÚ, EXCLUSIVE-OR ¼ÒÀÚ, EXCLUSIVE-OR °ÔÀÌÆ® (EXCLUSIVE-OR element EXCLUSIVE-OR gate) ºñµî°¡ÀÇ ºÎ¿ï¿¬»êÀ» ÇÏ´Â ³í¸®¼ÒÀÚ. 19. ¹ö½º (bus) ´Ù¼öÀÇ ½ÃÀÛÁ¡ Áß ÀÓÀÇÀÇ °ÍÀ¸·ÎºÎÅÍ ´Ù¼öÀÇ Á¾Á¡ Áß ÀÓÀÇÀÇ °Í¿¡ µ¥ÀÌÅ͸¦ Àü¼ÛÇϱâ À§ÇÑ °øÅë·Î. 20. º´·Ä (parallel) 1°³ÀÇ ±â±¸¿¡ ÀÖ¾î¼ º´ÇàÇÏ¿© ¶Ç´Â 2°³ ÀÌ»óÀÇ ±â±¸¿¡ ÀÖ¾î¼ º´Çà ȤÀº µ¿½Ã¿¡, 2°³ÀÇ µ¿ÀÛÀ» ó¸®Çϵµ·Ï ÇÏ´Â °Í¿¡ °üÇÑ ¿ë¾î. 21. º´·Ä ¿¬»ê (parallel operation) 1°³ÀÇ ±â±¸¿¡ ÀÖ¾î¼ º´ÇàÇÏ¿© ȤÀº µ¿½Ã¿¡ ¶Ç´Â 2°³ ÀÌ»óÀÇ ±â±¸¿¡ ÀÖ¾î¼ º´Çà ȤÀº µ¿½Ã¿¡ º¹¼öÀÇ ¿¬»êÀ» Çϴ ó¸® ÇüÅÂ. 22. º´Çà (concurrent) ¾î¶² ½Ã°£°£°Ý ³»¿¡ 2°³ ÀÌ»óÀÇ µ¿ÀÛÀÌ Ã³¸®Çϵµ·Ï ÇÏ´Â °Í¿¡ °üÇÑ ¿ë¾î. 23. º´Çà ¿¬»ê (concurrent operation) ¾î¶² ½Ã°£°£°Ý ³»¿¡ 2°³ ÀÌ»óÀÇ ¿¬»êÀ» Çϴ ó¸®ÇüÅÂ. 24. ºÎÁ¤ ³í¸®°ö ¼ÒÀÚ, NAND ¼ÒÀÚ, NOT-AND ¼ÒÀÚ, NAND °ÔÀÌÆ® (NAND element, NOT-AND element, NAND gate) ºÎÁ¤ ³í¸®°öÀÇ ºÎ¿ï¿¬»êÀ» ÇÏ´Â ³í¸®¼ÒÀÚ. 25. ºÎÁ¤ ³í¸®ÇÕ¼ÒÀÚ, NOR ¼ÒÀÚ, NOR-OR ¼ÒÀÚ, NOR °ÔÀÌÆ® (NOR element, NOR-OR element, NOR gate) ºÎÁ¤³í¸®ÇÕÀÇ ºÎ¿ï¿¬»êÀ» ÇÏ´Â ³í¸®¼ÒÀÚ. 26. ºÎÁ¤¼ÒÀÚ, NOT ¼ÒÀÚ, NOT °ÔÀÌÆ® (NOT element, NOT gate) ºÎÁ¤ÀÇ ºÎ¿ï¿¬»êÀ» ÇÏ´Â ³í¸®¼ÒÀÚ 27. ºÒ¾ÈÁ¤ »óÅ (unstable state, metastable state, quasistable state) Æ®¸®°Å ȸ·Î¿¡ ÀÖ¾î¼ ÆÞ½ºÀÇ Àΰ¡¾øÀÌ ¾ÈÁ¤»óÅ·ΠµÇµ¹¾Æ°¥ ¶§±îÁöÀÇ ÀÏÁ¤±â°£, ȸ·Î°¡ Á¤Ã¼µÇ¾î ÀÖ´Â »óÅÂ. 28. ¼±Ãë (prefetch) ÁøÇà ÁßÀΠó¸®¿Í º´ÇàÇÏ¿© ÇÊ¿äÇÏ´Ù°í »ý°¢µÇ´Â ¸í·É ¶Ç´Â µ¥ÀÌÅ͸¦ ¹Ì¸® Æǵ¶ÇÏ´Â °Í. 29. ¼ø¼ ȸ·Î (sequential circuit) ¾î´À ¼ø°£¿¡¼ÀÇ Ãâ·ÂÄ¡°¡ ±× ½ÃÁ¡¿¡¼ÀÇ ÀÔ·ÂÄ¡¿Í ³»ºÎ»óÅ¿¡ µû¶ó Á¤ÇØÁö¸ç, ±× ³»ºÎ»óÅ´ Á÷ÀüÀÇ ÀÔ·ÂÄ¡¿Í Á÷ÀüÀÇ ³»ºÎ»óÅ¿¡ µû¶ó Á¤ÇØÁö´Â ³í¸®±â±¸. ÁÖ ¼ø¼È¸·Î´Â À¯ÇÑ°³ÀÇ ³»ºÎ»óŸ¦ ÃëÇÒ ¼ö ÀÖÀ¸¹Ç·Î Ãß»óÀûÀÎ °üÁ¡¿¡¼´Â À¯ÇÑ ¿ÀÅ丶ÅæÀ¸·Î °£ÁÖÇÒ ¼ö ÀÖ´Ù. 30. ¼øÂ÷ ¿¬»ê (sequential operation ( À̶æÀ¸·Î´Â »ç¿ëÇÏÁö ¾Ê´Â ÆíÀÌ ÁÁ´Ù.)) 2°³ ÀÌ»óÀÇ ¿¬»êÀ» Â÷·Ê·Î ó¸®ÇÏ´Â °Í¿¡ °üÇÑ ¿ë¾î. 31. ¼øÂ÷, ÃàÂ÷ (sequential) µ¿½Ã´Â ¾Æ´Ï°í Áߺ¹µÇ´Â Àϵµ ¾øÀÌ ½Ã°£¿¡ µû¶ó µ¿ÀÛÀ» ¹ß»ýÇÏ´Â °Í¿¡ °üÇÑ ¿ë¾î 32. ½ÅÈ£ º¯È¯ (signal transformation, signal shaping) ÃÖ´ëÄ¡, ÆÄÇü, ŸÀְ̹ú °°Àº ½ÅÈ£ÀÇ 1°³ ÀÌ»óÀÇ Æ¯¼ºÀ» ¹Ù²Ù´Â °Í. 33. ½ÅÈ£ Àç»ý (signal regeneration) ¿ø·¡ÀÇ Æ¯¼º°ú ÀÏÄ¡½ÃÅ°µµ·Ï ½ÅÈ£¸¦ º¹¿øÇÏ´Â ½ÅÈ£º¯È¯. 34. ½Ö¾ÈÁ¤ Æ®¸®°Å ȸ·Î, ½Ö¾ÈÁ¤ ȸ·Î, Çø³ ÇÃ·Ó (bistable trigger circuit, bistable circuit flip-flop(»ç¿ëÇؼ´Â ¾ÈµÈ´Ù) bistable trigger(»ç¿ëÇÏÁö ¾Ê´Â ÆíÀÌ ÁÁ´Ù)) 2°³ÀÇ ¾ÈÁ¤»óŸ¦ °®´Â Æ®¸®°Å ȸ·Î. ºñ°í 1. ¿ë¾î "Çø³ Ç÷Ó"Àº ´Ü¾ÈÁ¤ Æ®¸®°Å ȸ·Î¸¦ Ç¥½ÃÇϴµ¥ µµ °£È¤ »ç¿ëµÇ´Â ¼ö°¡ ÀÖ´Ù. ºñ°í 2. ±¹Á¦±Ô°Ý¿¡¼´Â flip-flopÀ» »ç¿ëÇؼ´Â ¾ÈµÈ´Ù°í ±ÔÁ¤ÇÏ°í ÀÖÁö¸¸, Çø³ Ç÷ÓÀº Çѱ¹¾î·Î¼´Â Çã¿ëµÈ´Ù. 35. ¾ÈÁ¤ »óÅ (stable state) Æ®¸®¼ ȸ·Î¿¡ ÀÖ¾î¼ ÀûÀýÇÑ ÆÞ½ºÀÇ Àΰ¡±îÁö ȸ·Î°¡ Á¤Ã¼µÇ¾î ÀÖ´Â »óÅÂ. 36. ¿¬¼Ó (consecutive) 2°³ÀÇ ¼øÂ÷ÀûÀÎ »ç°ÇÀÌ ´Ù¸¥ µ¿ÀÛÀÌ ÀÌµé »çÀÌ¿¡ ³¢´Â ÀÏÀÌ ¾øÀÌ Ã³¸®Çϵµ·Ï ÇÏ´Â °Í¿¡ °üÇÑ ¿ë¾î. 37. ÀÏÄ¡ ¼ÒÀÚ, ÀÏÄ¡ °ÔÀÌÆ® (identity element, identity gate) ÀÏÄ¡¿¬»êÀ» ÇÏ´Â ³í¸®¼ÒÀÚ. 38. ÀÓ°èÄ¡ ¼ÒÀÚ, ÀÓ°èÄ¡ °ÔÀÌÆ® (threshold element, threshold gate) ÀÓ°èÄ¡ ¿¬»êÀ» ÇÏ´Â ³í¸®¼ÒÀÚ. 39. Á¶ÇÕ È¸·Î (combinational circuit) ¾î¶°ÇÑ ½ÃÁ¡¿¡ À־µ Ãâ·ÂÄ¡°¡ ±× ½ÃÁ¡ÀÇ ÀÔ·ÂÄ¡¸¸¿¡ ÀÇÇØ Á¤ÇØÁö´Â ³í¸®±â±¸. 40. Áö¿¬ ¼ÒÀÚ (delay element) ¾î¶² ÁÖ¾îÁø ½Ã°£°£°ÝÀÌ Áö³ ÈÄ, ¾Õ¿¡ ÀÔ·ÂµÈ ÀԷ½ÅÈ£¿Í º»ÁúÀûÀ¸·Î °°Àº Ãâ·Â½ÅÈ£¸¦ Ãâ·ÂÇÏ´Â ±â±¸.
41. Áö¿¬¼± (delay line) ½ÅÈ£ÀÇ Àü¼Û¿¡ ÀÖ¾î¼ ¸ñÀûÇÏ´Â Áö¿¬ÀÌ »ý±âµµ·Ï ¼³°èµÈ ¼± ¶Ç´Â ¸Á. 42. Á÷·Ä (serial) 1°³ÀÇ ±â±¸¿¡ ÀÖ¾î¼ 2°³ ÀÌ»óÀÇ µ¿ÀÛÀ» ¼øÂ÷ÀûÀ¸·Î ó¸® Çϵµ·Ï ÇÏ´Â °Í¿¡ °üÇÑ ¿ë¾î. 43. Ŭ·Ï ½ÅÈ£, Ŭ·Ï ÆÞ½º (clock signal, clock pulse) µ¿±âÈ¿¡ ÀÌ¿ëµÇ´Â ÁÖ±âÀû ½ÅÈ£. 44. Æ®¸®°Å ȸ·Î (trigger circuit) Àû¾îµµ ÇϳªÀÇ ¾ÈÁ¤»óŸ¦ Æ÷ÇÔÇÏ´Â ¸î °³Àΰ¡ÀÇ ¾ÈÁ¤»óÅ ¶Ç´Â ºÒ¾ÈÁ¤»óŸ¦ °¡Áö¸ç ÀûÀýÇÑ ÆÞ½º¸¦ Àΰ¡ÇÔÀ¸·Î½á ¸ñÀûÇϴ õÀ̸¦ ÀÏÀ¸Å³ ¼ö Àִ ȸ·Î. 45. ÆĶó¸ÞÆ®·Ð (parametron) °øÁøȸ·ÎÀÇ ÆĶó¹ÌÅÍ ¿©ÁøÇö»óÀ» ÀÌ¿ëÇÏ¿© ¨öºÐÁÖ¹ßÁøÀ» »ý±â°Ô ÇÏ¿© ÀÌ Áøµ¿ÀÇ 2°¡Áö À§»ó¿¡ ÀÇÇÏ¿© 2Áø ¼ýÀÚ¸¦ Ç¥½ÃÇÏ°Ô ÇÔÀ¸·Î½á ±â¾ï ¶Ç´Â ³í¸®¿¬»êÀÇ ±â´ÉÀ» ÇÏ°Ô ÇÏ´Â ³í¸®¼ÒÀÚ. 46. ÆÞ½º (pulse, impulse) °í·ÁÀÇ ´ë»óÀ¸·Î ÇÏ´Â ½Ã°£¿¡ ºñÇؼ ªÀº ÁøÆøÀÇ º¯È·Î¼ ±× º¯È ÈÄÀÇ °ªÀº ÃÖÃÊÀÇ °ª°ú °°´Ù. 47. ÆÞ½º¿ (pulse train, pulse string) ¶È°°Àº Ư¼ºÀ» °¡Áø ÀÏ·ÃÀÇ ÆÞ½º. 48. ÇÔÀÇ ¼ÒÀÚ, IF-THEN ¼ÒÀÚ, IF-THEN °ÔÀÌÆ® (IF-THEN element, IF-THEN gate) ÇÔÀÇÀÇ ºÎ¿ï¿¬»êÀ» ÇÏ´Â ³í¸®¼ÒÀÚ. 49. Çã°¡ ½ÅÈ£ (enabling signal) »ç°ÇÀÇ ¹ß»ýÀ» Çã°¡ÇÏ´Â ½ÅÈ£. |